(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平11-145286

(43)公開日 平成11年(1999)5月28日


(51) Int.Cl. ⁶		識別記号		FΙ					
H01L	21/768			H 0	1 L 2	1/90		Α	
	21/316				2	1/316		G	
	21/8234				2	1/90		М	
27/088				27/08				1 0 2 D	
27/108					27/10			6 2 1 C	
			審査請求	未請求	請求功	質の数8	OL	(全 28 頁)	最終頁に続く
(21)出願番号		特願平9-308239	-	(71)	000005	108		•	
						株式会	社日立:	製作所	
(22) 出願日		平成9年(1997)11月11日	東京都千代田区神田駿河台四丁目 6 番地						
				(72)発明者			裕之		
					東京都	青梅市	今井2326番地	株式会社日立	
				製作所デバイス開発センタ内					
				(72)発明者		大橋	直史		
						東京都	青梅市	今井2326番地	株式会社日立
					製作所デパイス開発センタ内				
				(74)	代理人	弁理士	筒井	大和	

(54) 【発明の名称】 半導体集積回路装置の製造方法

(57)【要約】

【課題】 窒化シリコン膜をエッチングストッパに用い たSAC (セルフアラインコンタクト)技術によってゲ ート電極のスペースのSOG膜にコンタクトホールを形 成する際、コンタクトホールの非開孔を生じることな く、SOG膜 窒化シリコン膜の選択比を向上する 【解決手段】 半導体基板1上に形成したゲート電極1 4A(ワード線WL)のスペースを埋め込むらりG膜2 4の材料に「TT」「Dスペクトル強度比(SF三下 Si-O)が5%以下のポリシラザン系無機SOGを使 用し、窒化シリコン膜20をエッチングストッパに用い たドライエッチングでゲート電極14A(ワード線W 1.) のスペースのSOG膜24にセルフアラインでコン タクトホール28、29を形成する際に、エッチングが 途中で停止する不具合を防止する

16 \mathbf{Z}



【特許請求の範囲】

【請求項1】 以下の工程(a)~(c)を含むことを特徴とする半導体集積回路装置の製造方法:

(ヨ・半導体基板の主面上に複数の電極配線を形成した後、前記複数の電極配線の上部に窒化シリコン膜を堆積する工程、(b)前記窒化シリコン膜で覆われた前記複数の電極配線の上部に、Si一つ結合に対するSi N結合の割合が5%以下(赤外線スペントル強度比換算)の無機SOG膜をスピン塗布して、前記複数の電極配線間のスペースに前記無機SOG膜を埋め込む工程、

(で)前記室化シリコン膜をエッチングストッパに用いて前記無機SOG膜をトライエッチングすることにより。前記複数の電極配線間のスペースに接続孔を形成する工程

【請求項2】 以下の正程(a)~(c)を含むことを 特徴とする半導体集積回路装置の製造方法:

・・半導体基板の正面上に複数のMISFETのゲート電極を形成した後、前記複数のゲート電極の上部に窒化・リコン膜を堆積する工程。(1)前記窒化・リコン膜で覆われた前記複数のゲート電極の上部に「SiO 結合に対するSi N結合の割合がうつ以下、赤外線スペットル強度比換算)の無機SOG膜をスピン塗布して、前記複数のゲート電極間のスペースに前記無機SOG膜を埋め込む工程。(c)前記窒化シリコン膜をエッチングストッパに用いて前記無機SOG膜をドライエッチングすることにより。前記複数のゲート電極間のスペースに接続孔を形成する工程

【請よ項3】 請求項と記載の半導体集積回路装置の製造方法であって、前記複数のMISFETは、DRAMのメモリセルの一部を構成するメモリセル選択用MISFETであることを特徴とする半導体集積回路装置の製造方法。

【請求項4】 請求項令記載の半導体集積回路装置の製造方法であって、前記接続孔は、前記メモリセル選択用MISFETのソース、ドレインの一方とピット線とを電気的に接続する第1の接続孔、および前記メモリセル選択用MISFETのソース、ドレインの他方と前記DRAMのメモリヒルの他の一部を構成する情報蓄積用容量素子とを電気的に接続する第1の接続孔のうち、少なくとも一方であることを特徴とする半導体集積回路装置の製造方法。

【請求項う】 請求項1~4のいずれか1項に記載の半導体集積回路装置の製造方法であって、前記接続孔の底部の径は、フォトリソグラフィの解像限界で決まる最小付法以下であることを特徴とする半導体集積回路装置の製造方法。

【請求項6】 以下の工程(3)、(c)を含むことを 特徴とする半導体集積回路装置の製造方法:

(a) 半導体基板の主面上に、少なくともその上部に際 化金属膜が積層されたアルミニウム系の導電膜がらなる 配線を形成する工程、(b)前記配線の上部に、Si-い結合に対するSi-N結合の割合が5%以下(赤外線スペクトル強度比換算)の無機SOG膜をスピン達布することにより、前記配線の上部に前記無機SOG膜を含んだ層間絶縁膜を形成する工程、(c)前記無機SOG膜を含んだ層間絶縁膜を下ライエッチンクすることにより、前記配線の上部に前記配線とその上層の配線とを電気的に接続する接続孔を形成する工程

【請求項7】 請求項1~6のいずれか1項に記載の半導体集積回路装置の製造方法であって、ホリシラザン系の無機8〇Gに酸化反応促進剤を添加することによって、前記8.・〇結合に対する81~N結合の割合が5つ以下、赤外線スペクトル強度比換算)の無機8〇G膜を得ることを特徴とする半導体集積回路装置の製造方法

【請求項8】 請求項1~7のいずれか1項に記載の半 導体集積回路装置の製造方法であって、前記無機SOG 膜にリンまたはボウ素、あるいはそれらの両方を添加す ることを特徴とする半導体集積回路装置の製造方法

【発明//詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体集積回路装置の製造技術に関し、特に、窒化シリコン膜をエッチングストッパに用いたセルフアラインコンタクト(Self Align Contact; SAC) 技術を利用してMISFET Met al Insulator Semiconductor Field Effect Transistor) のゲート電極間に微細なコンタクトホールを形成するアロセスに適用して有効な技術に関するものである。【0002】

【従来の技術】DRAM(Dynami∈ Random Access Memo ry)のメモリセルは、半導体基板の主面にマトリクス状 に配列した複数のワード線と複数のビット線との交点に 配置され、1個の情報蓄積用容量素子とこれに直列に接 続された1個のメモリセル選択用MISFET(Metal I nsulator Semiconductor Field Effect Transistor) と で構成されている。メモリセル選択用MISFETは、 周囲を素子分離領域で囲まれた活性領域に形成され。主 としてゲート酸化膜。ワード線と一体に構成されたゲー ト電振わよびソース、ドレインを構成する一句の半導体 領域により構成されている。ビット線は、メモリセル選 択用NISFETの上部に配置され、その延在方向に隣 接するご個のメモリセル選択用MISFETによって共 有されるソース。ドレインの一方と電気的に接続されて いる。情報蓄積用容量素子は、同じくメモリセル選択用 MISFETの上部に配置され、上記ソース ドレイン の他方と電気的に接続されている。

【①①①3】上記のように、DRAMのメモリセルは、 ワート線の上部にビット線と情報蓄積用容量素子とが配 置され、さらにこのメモリセルの上部には、通常複数層 のA1(アルミニウム)配線が配置される。そのため、 メモリアレイの領域内にはこれらの電極、配線に起因する段差が不可避的に発生する。また。メモリアレイが形成される領域(メモリアレイ)と周辺回路領域との間にも、ほぼ情報蓄積用容量素子の高さ分に相当する段差が発生する。

【0004】しかし、このような段差上に配線を形成すると、フォトリッグラフィ時に露光光の焦点ずれが生じたり、段差部にエッチング残りが生じたりするために、配線を精度良く形成することができず、短絡や断線などの不良が発生する。従って、これらの問題を解決するためには、下層の配線と上層の配線とを絶縁する層間絶縁膜の平坦化技術が不可欠となる。

【① O O 5 】層間絶縁膜の平坦化については、リフロー性が高いB F S G Goron-doped Phospho Silicate Glass S)膜やS O G (スピンオングラス(Spin On Glass) 、膜を用いる方法や「信字的機械研磨(Chemical Mechanical Polishing: C M E) 法など「種々の方法が開発されている

【章の章で】倒さば特開下の「ちょうのう号公報は、ビット線の上部に情報蓄積用容量素子を配置するキャパシタ・オーバー」ピットライン(Gracitor Over Bitline)構造のDRAMを開示している。この公報に記載されたDRAMは、ワート線とが上が表とその上部のビット線との間の絶縁膜。およびビット線とその上部の情報蓄積用容量素子との間の絶縁膜をそれぞれBPSG膜で構成することによって「絶縁膜の平坦化を図っている。また、このDRAMは、情報蓄積用容量素子とその上部のA1配線との間の絶縁膜を酸化シリコン膜。SOG膜および酸化シリコン膜の3層膜で構成することによって、メモリアレイと周辺回路領域との間に生じる段差の低減を図っている

【0007】また、特開平9-45766号公報に記載されたDRAMは、B(ホウ素)を高濃度(13モル%)程度)に含んだリフロー性の高いBPSG膜を使って、メモリアレイと周辺回路領域との間に生じる段差の低減を図っている。

[0008]

【発明が解決しようとする課題】前記公報に記載された 従れ技術は、アート線(ケート電極)とでの上部のビット線との間の絶縁膜をBPSG膜で構成することによって、アード線(ゲート電極)の段差に起因する絶縁膜の 段差を平坦化している。

【0009】しかし、256Mbit (メガビット)以降のDEAMでは、メモリセルを構成するメモリセル選択用MISFE [のゲート長が)。25点m以下となり、カル隣接ずるワート線(ゲート電極)同土のスペースもそれと同等もしくほそれ以下となるために、EPSG膜を高温で長時間リフローさせても、このスペースに生じたガイドを完全に無しずことが困難になり。ワート線にデート電極)の上部の絶縁膜の平坦性を確保すること

ができなくなる。

【0010】従って、256Mb 1 t以降のDRAMでは、ワード線(ゲート電極)の上部の絶縁膜を、BPSG膜よりもリフロー性が高いSOG膜で構成することによって、ワード線(ゲート電極)のスペースにボイドを生しることなく絶縁膜を埋め込む技術が必須になるものと考えられる

【りり11】しかし他方で、ワード線(ゲート電極)の 上部の絶縁膜をSOG膜で構成した場合には、窒化シリコン膜をエッチングストッパに用いたSACトセルコア ラインコンタクト・技術を利用してゲート電極のスペースに検細なコンタクトホールを形成する際に、BPSG膜に比べて対窒化シリコン膜の選択比が小さいSOG膜の選択比を如何にして向上するかが課題となる。

【つり12】 よなわち、S)の膜 空化シリコン膜の選択比が小さい場合には、ゲート電極の側壁に用成した空化シリコンのサイドウォールスペーサがスペータイオンでオーバーエッチングされるために、コンタクトホールとゲート電極がショートしてしまう。他等 () (農業・下(ファ素 比の高いフルオコカーボン系のガス(に4. 下)、に5. 下。こうとなど)を多く含有するエッチングガスを使用してS)の膜 窒化シリコン膜の選択比を大きくしよっとすると、エッチング反応で生成したフルオロカーボン系の保護膜がS)の膜の表面に堆積するよっになるために S)の膜のエッチングが途中で停止してコンタクトホールが開刊できなくなるという問題が生じる

【0013】本発明の目的は、窒化シリコン膜をエッチングストッパに用いたSAC(セルマアラインコンタクト)技術を利用してゲート電極のスペープに埋め込んだSOG膜にコンタクトホールを形成する際に、コンタクトホールの非開孔を生じることなく、SOG膜 窒化シリコン膜の選択比を向上することのできる技術を提供することにある

【①①14】本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添仕図面から明らかになるであろう

[0015]

【課題を解決するための手段】本願において問示される 発明のうち、代表的なものの概要を簡単に説明すれば、 次のとおりである。

【0016】(1) 本発明の半導体集積回路装置の製造方法は、以下の工程(a) へ(c) を含んでいる

【 10017】())半導体基板の主面上に複数の電極配線を形成した後。前記複数の電極配線の上部に窒化シリコン膜を堆積する工程。(b) 前記窒化シリコン膜で覆われた前記複数の電極配線の上部に、S 1 の結合に対するS 1 N結合の割合が5%以下(赤外線スペクトル強度比換算)の無機SOG膜をスピンぼ布して。前記複数の電極配線間のスペースに前記無機SOG膜を埋め込

む工程、(c)前記等化シリコン膜をエッチングストッハに用いて前記無機S()()膜をドライエッチングすることにより、前記複数の電極配線間のスペースに接続孔を形成する工程。

【0018】(2) 本発明の半導体集積回路装置の製造方法は、以下の工程(3)~(c)を含んでいる

【①019】、(a) 半導体基板の主面上に複数のMIS FETのゲート電極を用成した後、前記複数のゲート電極の上部に窒化シリコン膜を堆積する工程、(b) 前記 窒化シリコン膜で覆われた前記複数のゲート電極の上部 に、Si一の結合に対するSi-N結合の割合が5%以下(赤外線スペクトル極度比換算:の無機Sou膜を本ス ヒン透布して。前記複数パゲート電極間のスペースに前記無機Sou膜を埋め込む工程。(・・前記室化シリコン膜をエッチングストッパに用いて前記無機Sou膜をドライエッチングはることにより、前記複数のゲート電極間のスペースに接続孔を形成する工程

【①①2①】(3)本発明の半導体集積回路装置の製造 方法は、前記複数のMISFETが、DRAMのメモリ セルの一部を構成するメモリセル選択用MISFETで ある

【0021】(4) 本発明の半導体集積回路装置の製造 方法は、前記接続孔が、前記メモリセル選択用MISF ETのソース、ドレインの一方とピット線とを電気的に 接続する第1の接続孔、および前記メモリセル選択用M ISFETのソース。ドレインの他方と前記DT:AMの メモリセルの他の一部を構成する情報蓄積用容量素子と を電気的に接続する第2の接続孔のうち。少なくとも一 方である。

【0022】(ラ) 本発明の半導体集積回路装置の製造方法は、前記接続孔の底部の径が、フォトリソグラフィの解像限界で決まる最小寸法以下である。

【0023】(6)本発明の半導体集積回路装置の製造方法は、以下の工程(a)へ(c)を含んでいる

【0024】(a) 半導体基板の主面上に、少なくともその上部に窒化金属膜が積層されたアルミニウム系の導電膜からなる配線を形成する工程、(b) 前記配線の上部に、Si-つ結合に対するSi-N結合の制合がうつ。以下(赤外線スペクトルが度比換算)の無機トの互膜をスピン塗布することにより。前記配線の上部に前記無機SOG膜を含んだ層間絶縁膜を形成する工程。一、)前記無機SOG膜を含んだ層間絶縁膜を形成する工程。一、)前記無機SOG膜を含んだ層間絶縁膜を形成する工程。のとにより、前記配線の上部に前記配線とその上層の配線とを電気的に接続する接続孔を形成する工程

【 9 0 2 5 】 - 7) 本発明の半導体集積回路装置の製造 方法は ホリンラザン系の無機SOGに酸化反応促進剤 を添加することによって、Si O結合に対するSi N結合の割合からに以下(赤外線スペクトル強度比換 算)の無機SOGを得るものである

【0026】(8)本金明の半導体集積回路装置の製造

方法は、前記無機SOG膜にリンまたはボウ素。5.5~にはそれらの両方を添加する。

[0027]

【発明の実施の形態】以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための宝図において、同一の機能を有する部材には同一の符号を付し、その繰り返しい説明は省略する。

【0028】図1は ボリシラザン(poly silazane) 系の無機SOG (スピンオングラス)の分子構造を示す模式図である。図示のように、ボリシラザン系の無機SCGは、基本質格がSェーN結合で構成された原料ポリマーを酸素および水を含む雰囲気中でペークし、Si N結合をSi O結合に置換することにより得られる。世し このときすべてのSi N結合がSi C結合に置換されるわけではなく、通常は FTーIRのスペクエル強度比・Si N Si O 換算で10数%程度のSi N結合が残留した無機SOG膜が得られる

【① 0 2 9 】 本発明者は、上記原料ポリマー中に酸化反応促進剤を添加してベークを行っことにより、Sェース

Si (の割合・FT IRのスペクトル強度比換算、以下同様)が5%以下の無機SOG膜を調製した酸化反応促進剤には主にメチルアルコールを使用したが、それ以外の低級アルコール(エチルアルコール、プロヒルアルコールなど)を添加した場合でも同様の結果が得られた。

【①030】図ピは、酸化反応促進剤の添加量を変えた 原料ボリマーをシリコン基板上にスピン塗布してベーク 処理した結果得られた3種の無機SOG膜(a)。

(b) (c)のFTーIRスペクトル強度比(Si-N-Si-O)を示すグラフである。[列の横軸は!!! か波数(Wave Number) 縦軸はスペクトル強度(Intensity)をそれぞれ示し、[河中の破線はSi-N結合のスペクトル(波数〜900)を示している。これら3種の無機SOG膜(a)、(b)、(c)のスペクトル強度比(Si-N-Si-O)は、それぞれ1.1%。3.4%。20.4%である

【0031】次に、図3(a)に示すように、単結晶とリコンの半導体基板上を用意し、その表面に806膜とと酸化シリコン膜3しを順次堆積した後、酸化シリコン膜3の上部に孔径を少しずつ変えたフォトレジスト膜4を形成し、このフォトレジスト膜4をマスクにして上記酸化シリコン膜3と806膜3とを順次ドライエッチングした。806膜2は、前記3種の無機806膜

('a) - (b) - (c) をそれぞれ単独で使用した。また。酸化シリコン膜3はC V D法で堆積した。

【コロ32】また、比較例として「図3(h)に示すように、酸素(ハー)とデトラエトキシンランとをソープガスに用いたプラズマCVD法で半導体基板1の表面に酸化シリコン膜(p TEOS)膜6を堆積した後、p TEOS膜6の上部に孔径を少しすつ変にたフェトレ

ジスト膜斗を形成し、このフォトレジスト膜斗をマスクにして酸化シリコン膜もをドライエッチングした。pー TEOS膜は、窒化シリコン膜に対するドライエッチン が選択比が高いことが知られている。

【0.0.3.3】次に、上記フェトレジスト膜4の孔径とエッチング深さとの関係を、前記3種の無機SOG膜(a+、(b+ (c) を使用した場合とp-TEOS 膜もを使用した場合とでそれぞれ測定し、図4に示す結果を得た

【0.0.84】[図2から得られた3種の無機80億膜(a_1 、(b_1)(c_1 のトゴ・1R スペクトル強度比(S_1 -N S_1 0 + 2 、図4から得られた3種の無機80億膜(a_1 、(b_1 、 c_1 の対)。 TE0S膜エッチング速度比の関係を図3に示す。このグラフから、無機80億膜のスペクトル強度比(S_1 - N - Sinon が低下するにつれてそのエッチング速度がトー丁E0S膜のそれに近づき、スペクトル強度比が3%以下になると対ト・TE0S膜エッチング速度比が6.6以上とかることがかかる

【ロロッち】以上のことが、 スペクトル強度比(Si N Si O・がう"。以下の無機のの膜を使用することにより、SOG膜 窒化シリコン膜の選択比を向上できること、およびこのスペクトル強度比(Si N Si O)が小さいほど選択比をより同上できることが判明した

【0036】次に、スペクトル強度比(Si N Si の・が5%以下の無機SOG膜を絶縁膜の一部に使用したDRAMの製造方法の一例を図6~図36を用いて説明する

【0037】図6に示すように、このDRAMのメモリアレイ(MARY)は、マトリクス地に配置された複数のワード線WL(WLn-1、WLn、Wln+1・・・)と複数のビット線BLおよびそれらの交点に配置された複数のメモリセル(MC)により構成されている。1世ットの情報を記憶する「個のメモリセルは、「個の情報蓄積用容量素子Cとこれに直列に接続された「個のメモリセル選択用MISFETQまとて構成されている。メモリセル選択用MISFETQまとて構成されている。メモリセル選択用MISFETQまとで構成されている。メモリセル器用MISFETQまのソース。トレインの一方は「情報蓄積用容量素子Cと電気的に接続されている。ワード線WLの一端は、ワートドライバWDに接続され、ビット線BLの一端は、ワートドライバWDに接続されている。

【①038】このDRAMを製造するには、まず図7に示すように、p型で比抵抗が 1.0Ω m程度の半導体基板 1 を用意し、この半導体基板 1 の王面の孝子分離領域をエッチングして溝を形成した後、この溝の内部に酸化シリコン膜7を埋め込んで素子分離溝5を形成する

【①039】次に「図×に示すように」 くモリセルを形成する領域(くモリアレイ・ご生導体基板)に五型不純物、例えばドコリン)をイオン打ち込みして五型半導体

領域10を形成し、メモリアレイと周辺回路20一部(ロチャネル型MISFETを形成する領域)にp型不純物、例えばE(ホウ素)をイオン打ち込みしてp型ウエル11を形成し、周辺回路の他の一部(ロチャネル型MISFETを形成する領域)にロ型不純物、回えばP(リン)をイオン打ち込みしてロ型ウエル12を形成する。ロ型半導体領域10は、入出力回路などから半導体基板1を通してメモリアレイのp型ウエル11に2イズが侵入するのを防くために形成する。

【 0 0 4 0 】次に、M 1 S F E T のしきい値電圧を調整するための不純物、例えば E F 」(フッ化ホウ素))を p型ウエル 1 1 および n型ウエル 1 ごころを表し、次いでも型ウエル 1 ごころを表面を H F (フッ酸)系の洗浄液を使って除去した母、半導体基板 1 をウェット酸化して p型ウエル 1 1 および n型ウエル 1 ごころを表面に清浄ウゲート酸化膜 1 3 を形成する

【①041】次に、【例9に示すよっに ゲート酸化膜13の上部にゲート電極14Aは 14B 14c を形成する ゲート電極14Aは、メモリセル選択用MISFE Tの一部を構成し、活性領域以外の領域ではワード線WLとして機能する。また、ニゲート電極14Bおよびゲート電極14Cは、周辺回路のnチャネル型MISFE Tおよびpチャネル型MISFE Tおよびpチャネル型MISFE Tおよびpチャネル型MISFE Tおよびpチャネル型MISFE Tおよびpチャネル型MISFE Tおよびpチャネル型MISFE Tおよびpチャネル型MISFE T

【0042】ゲート電極14A(ワード線WL)およびゲート電極14B、14Cは、例えばド・リン)などの
n型不純物をドープした多結晶シリコン膜を半導体基板
1上にCV D法で堆積し、次いでその上部にWN(タングステンナイトライド)膜とW膜とをスパッタリン。主で堆積し、さらにその上部に窒化シリコン膜15をCND法で堆積した後、フォトレジスト膜16をマスタにしてこれらの膜をパターニングすることによって形成する

【0043】次に、図10に示すように、n型ウエル12にp型不純物、例えばB(ホウ素)をイオン打ち込みしてデート電極14(の両側のn型ウエル12にp型半導体領域17を形成する。また、p型ウエル11にn型下純物、例とばP・リントをイオン打ち込みしてデート電極145の両側のp型ウエル11にn型半導体領域18を形成し、ゲート電極14Aの両側のp型ウエル11にn型半導体領域19を形成する。これにより、メモリアレイにメモリセル選択用MISFET以下が形成される。

【①044】次に、同11に示すように、半導体基板1上に「VD法で窒化」リコン膜20を堆積した後、メモリアレイの窒化。リコン膜20をフォトレジスト膜で覆い。周辺回路の窒化シリコン膜20を異方性エッチングすることにより、周辺回路のケート電極14日、14年の側壁にサイドウォールスペーサ204を形成する。こ

のエッチングは、ゲート酸化膜13や素子分離溝らに埋め込まれた酸化シリコン膜7で削れ量を最少とするために、酸化シリコン膜に対する窒化シリコン膜20の選択比が高くなるようなエッチングガスを使用して行う。また、ゲート電極14B 14 上の窒化シリコン膜15の削れ量を最少とするために、オーバーエッチング量を必要最小限にとどめるようにする

【0045】次に、周辺回路のπ型ウエル12にp型を純物、例えばB(ボウ素)をイオン打ち込みしてpチャネル型MISFETのp・型半導体領域22(ソース、トレイン)を形成し、周辺回路のp型ウエル11にn型不純物、例えばAs(ヒ素・モイオン打ち込みしてnチャネル型MISFETのn・型半導体領域23(ソース、ドレイン)を形成する。これにより、周辺回路にpチャネル型MISFETQpおよびnチャネル型MISFETQpおよびnチャネル型MISFETQpおよびnチャネル型MISFETQpおよびnチャネル型MISFETQpおよびnチャネル型MISFETQpが形成される

【004ヵ】次に、[利] 2に示すように 半導体基板1 上にS06膜24を7セン塗布してデート電極14A ・フード線WL ・ の7ペースをこのS06膜24で埋め 込んだ後 ・ 主導体基板1を400で程度で熱処理してS 06膜24をペークする このS06膜24は、前述したFT-1Rスペクトル強度比(Si-N Si-0) が5%以下のポリンラザン系無機S06を使用する

【0047】SOG膜24は、CVD法で堆積した酸化シリコン膜に比べてリプロー性が高く、微細な配線間のギャップフィル性に優加ているので、ゲート電極14A、ワード線WL)のスペースがフォトリソグラフィの解像限界程度まで微細化されている場合でも、このスペースを良好に埋め込むことができる。

【0048】また。SOG膜2.1は、BFSの膜などで必要とされる高温。長時間の熱処理を行わなくとも高いリフロー性が得られるため、メモリセル選択用MISFETQsのソース、トレインや周辺回路のMISFET(エチャネル型MISFETQn、アチャネル型MISFETQn、アチャネル型MISFETQn、アチャネル型MISFETQn、アチャネル型MISFETQn、アチャネル型MISFETQn、アチャネル型MISFETQn、アチャネル型MISFETQn、アチャネル型MISFETQn、アチャネル型MISFETQn、アチャネル型MISFETQn、が熱処理時に酸化するのを抑制できるので、1日AMのメモリセルおよが周辺回路を構成するMISFETの高性能化を実現することができる

【0049】S0G膜と4つリフロー性をさらに向上させるために、上記ボリンラザン系無機S0Gにリン

(P) またはボウ素(F) あらいはそれらの両方を添加したものを使用してもよい。

【①りうの】次に「図1 うに示すように、SOG膜2 4 の上部に酸化シリコン膜2 うを堆積し、この酸化シリコ 、膜2 うをCMP 法で研究してその法面を平坦化する 酸化シリコン膜2 うは、例えば酸素・O エとデトラエ トキンシラン(TEOS)とをソープカフに用いたプラ ズマCND法で堆積する。

【0051】このように、本実施の形態では、ゲート電極14A(ワード線WL)およびゲート電極14B、14(の上部に成膜直後でも平坦性が良好なS)は膜24を塗布し、さらにその上部に堆積した酸化シリコン膜25をCMP法で平坦化する。これにより、ゲート電極14A(ワード線WL)間の微細なスペースのギャップフェル性が向上すると共に、ゲート電極14A・ワード線WL)およびゲート電極14B、14)の上部の絶縁膜の平坦化を実現することができる。また、高温、長時間の熱処理を行わないため、メモリセルおよび周辺回路を構成するMISFETの特性劣化を防止して高性能化を実現することができる。

【COF2】次に、図14に示すよっに一酸化シリコン膜25の上部に酸化シリコン膜26を堆積する。この酸化シリコン膜26は、CMP法で研磨されたときに生じた前記酸化シリコン膜25の表面の微細な傷を補修するために堆積する一酸化シリコン膜26は、例えば酸素・ウェンラテトラエトキシシラン・TECS をタースカスに用いたフラズマCNF法で堆積する一酸化シリコン膜25の上部には、上記酸化シリコン膜25の上部には、上記酸化シリコン膜25の上部には、上記酸化シリコン膜25の上部には、上記酸化シリコン膜25の上部には、上記酸化シリコン膜25の上部には、上記酸化シリコン膜25の上部には、上記酸化シリコン膜25の上部には、上記酸化シリコン膜25の上部には、上記酸化シリコン膜25の上部には、上記酸化シリコン膜25の上部には、上記酸化シリコン膜25の上部に対して

【0053】次に、「図15に示すように、酸化シリコン膜26の上部に形成したフォトレジスト膜27をマスクにしてメモリセル選択用MISFETQsのn型半導体領域19・ソース、ドレイン)の上部の酸化シリコン膜26、こうをドライエッチングし、続いて選化シリコン膜20をエッチングストッパに用いて30分膜24をドライエ・チングする。

【0054】このとき、スペクトル強度比(Si-NSi-O)が5%以下のポリンラザン系無機SOGで構成されたSOG膜24は、窒化シリコン膜20に対するエッチング選択比が高い(ゲート電極14Aの肩部で10程度、ゲート電極14Aのスペースの底部で20程度)ので、C(炭素)。F(7)素)比の高いフルオロカーボン系のガス(C_4 F_6 、C。F 、C。F 。など)を多く含有するエッチングガスを使用しなくとも零化シリコン膜20が完全に除去されないようにすることができる

【①①ララ】続いて「図16に示すように」上記フォトレジスト膜と7をマスクにしたドライエッチングでメモリセル選択用M1SFETで5の五型主導体領域19(ソース、トレイン)の上部の窒化シリコン膜1ラとデート酸化膜13とを除去することにより、五型主導体領域19(ソース・ドレイン・カー方の上部にコンタクトホール(接続孔)と8を形成し、他方の上部にコンタクトホール(接続孔)と9を形成し、他方の上部にコンタクトホール(接続孔)と9を形成し、

【0056】このエッチングは、酸化シリコン膜・ゲート酸化膜1 3および素子分離溝5内の酸化シリコン膜

7) に対する窒化シリコン膜15の選択比が高くなるような条件で行い、n型半導体領域19や素子分離溝5が深く削れないようにする。また。このエッチンクは、窒化シリコン膜15が異ち的にエッチングされるような条件で行い、ゲート電極14A(ワート線WL)の側壁に窒化シリコン膜15が残るようにする。これにより、フォトリソグラフィの解像限界以下が破細な径を有するコンタクトホール28、29をゲート電極14A(ワード線WL)に対して自己整合で形成される。なお。コンタクトホール28、29をゲート電極14A(ワード線WL)に対して自己整合で形成するには、あらかしめ窒化シリコン膜15を異方性エッチンクしてゲート電極14A(ワード線WL)が側壁にサイトウェールスペーサを形成しておいてもよい

【0057】このように、ゲート電極14A(ワード線WL)のスペースを埋め込むSOG膜24として、スペクトル強度比(Si N Si O)が5%以下のボリンラザン系無機SOGを使用することにより、SOG膜24のエッチンクが途中で停止してコンタクトホール28/29が非開孔になるといった不具合を生むることなく、SOG膜 窒化シリコン膜の選択比を向上することができる。

【0058】次に 図17に示すように、コンタクトホ ール28、290内部にブラグ30を形成し、次いで酸 化シリコン膜26万上部に酸化シリコン膜31を堆積し た後、半導体基板1を800(程度で熱処理する。プラ **230は、酸化シリコン膜26の上部に五型不純物(例** えばP(リン))をトープした多結晶シリコン膜をCV D法で堆積した後、この多結晶シリコン膜をCMP法で 研磨してコンダクトボール 2.8 - 2.9の内部で残すこと により形成する。また、上記熱処理によって、プラグ3 ()を構成する多結晶シリコン膜中のn型不純物がコンタ クトホール28、29の底部からメモリセル選択用MI SFETQsのn型半導体領域19(ソース、ドレイ ン)に拡散し、 n型半導体領域 1 9 が低抵抗化される。 【0059】次に、図18に示すように、フォトレシス ト膜32をマスクにしたドライエッチングで前記コンタ プトポール 18の上部の酸化シリコン膜 31を除去して アラグ30八表面を露出させる。大に、フォトレンスト 膜32を除去した後。図19に示すように、フォトレジ スト膜53をマスクにしたドライエッチングで周辺回路 領域の酸化シリコン膜31 26 25、80G膜24 およびゲート酸化膜13を除去することにより、nチャ ネル型MISFETQnのn:型牛導体領域23(ソー 3、ドレインテン上部にコンマクトボール34、35を 形成し、pチャネル型WISFETQpのp、型半導体 領域22(ソース、トレイン)の上部にコンタクトホー ルヨ6 ヨアを形成する

【0060】上記のように、メモリアレイの酸化シリコン膜31を除去してブラグ30の表面を露出させるエッ

チングと 周辺回路領域にコンタクトボール 34 5 3 7 を形成するエッチングを別工程で行うことにより。深い コンタクトホール・34~37を形成する際にブラグ30 が削れるのを防ぐことができる。アラグ30の表面を露 出させらエッチングとコンタクトボール 34 ~ 37を形 成するエッチングは、上記と逆の順序で行ってもよい。 【0061】次に、フォトレジスト膜33を除去した。 後、図20に示すように、酸化シリコン膜31の上部に ヒット線BLと周辺回路の第1層配線38~39とを形 成する。ビット線BLおよび第1層配線38、39を形 成するには、まず酸化シリコン膜31の上部に上i膜を スパックリング法で堆積し、 5導体基板1を8000年 度で執処理する。次いで、「工模の上部に「丁\模をス バッタリング法で堆積し、さらにその上部にVV膜と窒化 シリコン膜40とをCVD法で堆積した後、フェトレジ スト膜41をマスクにしてこれらの膜をパクーニングす 23

【0062】酸化シリコン膜31の上部に「主膜を堆積 した後、半導体基板1を80mで程度で熱処理すること により。Ti膜とSi基板とが反応し、nチャネル型M ISFETQπのn・型半導体領域23(ソース、ドレ イン)の表面とロチャネル型MISFETQログロー型 半導体領域22(ソース、ドレイン)の表面とに低抵抗 のTiSi2(チタンシリサイド)層42が形成され る。図示は省略するが、このとき、メモリセル選択用M ISFETQsのn型半導体領域19の上部のコンクタ トホール28に埋め込まれたプラグ30の表面にもTi S12 層4 2が形成される。これにより、n 型半導体 領域23およびp*型半導体領域22に接続される配線 - 湶BL、第1層配頭:8、39)のコンタクト 1 抵抗を拡減することができる。また、ビット線BLをW 膜。TiN膜。Ti膜で構成することにより、そのシー ト抵抗を 2Ω 。三以下にまで低減できるので、情報の読 み出し速度および書き込み速度を向上させることがで き、かつビット線BLと周辺回路の第1層配線38.3 9とを一つの工程で同時に形成することができる。 さら (C、周辺回路の第1層配線(38 39)をピット線B しと同層の配線で構成した場合は 第1層配線をメモリ セルス上層に形成されるスト配線で構成する場合に比化 て、周辺回路のMISFET(nチャネル型MISFE TQn、pチャズル型切りペFFTQp)と第1層配線 とを接続するコンタクトホール (34~37) のアスペ クト比が低減されるため、第1層配線の接続信頼性が向 上する。

【0063】次に、フォトレジスト膜41を除去した後 [図21に示すように ビット線1) この側壁と第1層配線38、39の側壁とにサイドウォールスペーサ43を形成する。サイドウォールスペーサ43は ビット線 B: および第1層配線38、39の上部にCVDはて空化シリコン膜を堆積した後、この空化シリコン膜を異方

性エッチングして形成する。

【0064】次に、図22に示すように ビット線BL および第1層配線38、39の上部にSOG膜44をスピン塗布する このSOG膜44は、前述したFI I R7ペクトル強度比(Si-N Si-O)からな以上のポリシラザン系無機SOGを使用してもよく、あるいはこのスペクトル強度比が5%を超える無機SOGを使用してもよい。 有機SOGを使用してもよい

【ロロもう】SOG膜4.4は、BPSG膜に比べてリフ ロー性が高く、微細な配線間のギャップフェル性に優れ ているので、ビット線トレのスペースを良好に埋め込む ことができる。また、SOG膜44は、PPSG膜で心 要とされる高温、長時間の熱処理を行わなくとも高い! ロロー性が得られるため。ビット線BLの下層に形成さ れた くモリセル選択用MISFETOs のソープードレ インや周辺回路のMISFEI(nチャベル型MISE 上手Qn pチャネル型MISFETQp のソース。 **下レインに含まれる不純物の熱拡散を抑制して浅接合化** を国ふことができる。さらに、ゲート電板14A(ワー 下線下しておよびデート電板14日 1-1 年を構成する メクル(W膜)の酸化を抑制できるので、DRANのマ モリセルおよび周辺回路を構成するMISFETの高性 能化を実現することができる。また。ビット線目しおよ び第1層配線38 39を構成するTi膜、TiN膜。 W膜の酸化を抑制して配線低抵の低減を図ることができ

【00066】次に「図23に示すように「SOG膜44の上部に酸化シリコン膜45を堆積し、次いでこの酸化シリコン膜45を比積し、次いでこの酸化シリコン膜45を比較化シリコン膜46を堆積する。酸化シリコン膜45、46は、例えば酸素(O_2)とテトラエトキシシラン(TEOS)とをソースガスに用いたプラズマCVD法で堆積する。また酸化シリコン膜46は、CMP法で研磨されたときに生した前記酸化シリコン膜45の表面の微細な傷を補修するために堆積する。

【①067】次に [図24に示すように フォトレジスト膜47をマスクにしたドライエッチングでコンタクドナール29の上部の酸化シリコン膜16。15、ドロー膜44および酸化シリコン膜31を除去してフラグ30の表面に達するスルーボール48を形成する。このエッチングは 酸化シリコン膜46、45、31むよび80倍膜44に対する窒化シリコン膜のエッチングレートが小さくなるような条件で行い スルーボール48としっト線日上の合わせずれが生じた場合でも、ビート線日上の上部の窒化シリコン膜40やサイトウェールスペーサイラが医で削れないようにする。これにより、スルーボール48かビット線日上に対して自己整合で形成される

【ロロ68】次に、図25に示すように、スルーホール

48の内部にアラグ49を形成する。フラグ49は、酸化シリコン膜46の上部に五型不純物(例えばP(リン))をドープした多結晶シリコン膜をCVD法で堆積した後、この多結晶シリコン膜をエッチバックしてスルーボール48の内部に残すことにより形成する。

【10069】次に、図26に示すように、酸化シリコン膜46の上部に窒化シリコに膜51をCVD法で堆積した後、フォトレジスト膜52をマスクにしたドライエッチングで周辺回路領域の窒化シリコン膜51を除去する。メモリアレイに残った窒化シリコン膜51は、後述する情報蓄積用容量素子の下部電極を形成する工程で下部電極の間の酸化シリコン膜をエッチングする際のエッチングスト。パとして使用される。

【 107日】にに、フォトレジスト膜ミコを除去した後 14.7に示すように、窒化シリコン膜51の上部に酸化シリコン膜53を堆積し、フォトレジスト膜54をマスクにしたトライエッチングで酸化シリコン膜53および窒化シリコン膜51を除去することにより、スルーホール4×の上部に溝55を形成する。このとき同時に、メモリアレイの周囲にメモリアレイを取り囲む枠状の溝553を形成する。酸化シリコン膜53は、例えば酸素(ロー)とデトラエトキシシラン(TEOS)とをソースガスに用いたプラズマCV1)法で堆積する。

【0071】次に、フォトレジスト膜54を除去した後、図28に示すように、酸化シリコン膜53の上部に、情報蓄積用容量素子の下部電極材料として使用される五型不純物(例えばP(リン))をドープした多結晶シリコン膜56の上部に溝55、55aを埋め込むのに上分でで、28080(157をスピン塗布し、次いで、

度の熱処理で、OG膜57をベークする。このSOG膜57は、前述したFT-IEスペクトル強度比(Si-N・Si-O)が5%以下のポリシラザン系無機SOGを使用してもよく、あるいはこのスペクトル強度比が5%を超える無機SOG)や、有機SOGを使用してもよい

【0072】次に、図2句に示すように、SOG膜57をエッチバックし、されに酸化シリコン膜53の上部の 多結晶シリコン膜55をエーチバークすることにより 溝55 55ねの内側(内壁および底部)に多結晶シリコン膜56を残す

【0073】次に、「すうりに示すように 周辺回路領域の酸化シリコン膜53をフェトレジスト膜58で覆い、溝550内部の805膜57と溝55の隙間の酸化シリコン膜53とをウェットエッチングで除去することにより、情報蓄積用容量素子の下部電極60を形成する このとき 溝55の隙間には変化シリコン膜31が残っているので この隙間の酸化シリコン膜46がエッチングされることはない また 周辺回路領域の酸化シリコン膜33を覆うフェトレジスト膜58の一端は メモリア

レイの最も外側に形成される上部電極の()と周辺回路領域との境界部、すなわち溝っつれの上部に配置される。このようにすると、フォトレジスト膜っ8に合わせずれが生じた場合でも、その端部がメモリアレイの最も外側に形成される下部電極の()上に位置することがないので、この下部電極の()の溝っつの内部に800は膜っ7が残ったり、この下部電極の1と溝っつれるの時間に酸化シリコン膜っらが残ったりすることはない。また。周辺回路領域の酸化シリコン膜っらの一部がエッチング液に曝されることもないので、周辺回路領域の酸化シリコン膜っらの一部が削れて深い溝ができたりすることもない。

【①①7.4】次に、フェトレジでト膜う8を除去し、次 いて下部電極点のを構成する多結晶シリコン膜・5.6・ の酸化を防止するために、半導体基板1をアンモニア雰 囲気中、8000程度で熱処理して多結晶シリコン膜 とうらりの表面を窒化した後、[43.1 に示すように、下 部電板も00 上部にTa (い。(酸化ク) クル) 膜も1を CVIにおで堆積し、次いで生産体基板1を8000程度 で熱処理してTa゚のよ膜61の大陥を修復した後、T ax O。膜61の上部にCVD法とスパッタリング法と でTiN膜も2を堆積し、フォーレジスト膜も3をマス クにしたドライエッチングでTiN膜6つおよびTac O。膜61をパターニングすることにより、TiN膜ら ⊇からなる上部電極と、Ta゚ ∪。 膜6 1 からなる容量 絶縁膜と、多結晶シリコン膜56からなる下部電極60 とて構成される情報蓄積用容量素子にを形成する。これ により、メモリセル選択用MISFETQsとこれに直 列に接続された情報蓄積用容量素子Cとで構成されるD !! AMのメモリセルが完成する。

【0075】次に、フェトレジスト膜63を除去した後、図32に示すように、情報蓄積用容量素子のの上部に膜厚100m程度の酸化シリコン膜64を堆積する。酸化シリコン膜65は、例えば酸素(ロ。)とテトラエトキシシラン(TEOS)とをソースがスに用いたプラズマのVD法で堆積する。続いて、フェトレジスト膜65をマスクにしたドライエッチングで周辺回路の第1層配線38の上部の酸化シリコン膜64、53、45、45、606膜448は変化ショコ、膜40を除去することにより、スルーホール66を形成する。

【100ヶ6】次に、フェトレジスト膜らっを除去した 後 図33に示すように、スルーホールら6の内部にで ラグ67を形成し、続いて酸化シリコン膜64の上部に 第2層配線68 69を形成する。フラグ67は一酸化 シリコン膜64の上部にスパックリング法でTiN膜を 堆積し、さらにその上部にてND法でN膜を堆積した 後、これらの膜をエッチバックしてスルーホールららの 内部に残すことにより形成する。第2層配線68 69 は一酸化シリコン膜64の上部にフバックリング法でTiN膜、A1(アルミニウム)膜 11入膜を順点堆積 した後、フォトレンスト膜をマスクにしたドライエッチングでごれらの膜をパターニングして形成する。

【 0 0 7 7 】次に [引 3 4 に示すように、第 2 層配線 6 8 、6 9 の上部に層間絶縁膜を堆積する。 層間絶縁膜は、例えばS〇G膜ニョおよび酸化シリコン膜 7 3 の積層膜で構成する。S〇G膜 7 2 は、前述したFTIIRスペクトル強度比(Si~N=Si~O)が 5 %以下のポリシラザン 示無機ト ○ Gを使用してスピン 塗布し、酸化シリコン膜 7 3 は、例えば酸素(〇))とテトラエトキシシラン(TFOS)とをソースガスに用いたプラズマCVD法で堆積する。

【10078】次に「日うらに示すよっに、情報蓄積用容量素子のの上部の層間絶縁膜にスルーホール(接続孔) 7日を形成し、制型回路の第三層配線も9の上部の層間 絶縁膜にスルーホール(接続孔) 7日を形成する。スルーホールテム、7日は、フォトレジスト膜をマスクにしたドライエッチングで酸化シリコン膜 7日むよびSOG膜フェを除去することにより形成する。

【0079】上記スルーボールで1、75を形成するためのトライエ・チンダでは、スルーボール75の底部に第2層配線69の最上層はTiN膜で構成されているために、第2層配線69を覆う層間絶縁膜の一部を構成するSOG膜72として、窒化シリコン膜に対するトライエッチング選択比が低いSOG材料。例えばスペクトル強度比(Si-N-Si-O)が5%を超えるボリシラザン系無機SOG)を使用すると、窒化シリコン膜と同様に窒素を含有するTiN膜がオーバーエッチングされてAI膜が露出する。すると、次の工程でスルーボールで4、75の内部を洗浄したときに、AI膜が洗浄液に晒されて腐蝕を引き起こすことがある。

【0080】ところが、SOG膜72として、窒化シリコン膜に対するトライエッチング選択比が高い材料、すなわちスペクトル強度比(Si-N=Si-O)が5%以下のボリシラザン系無機SOGを使用した場合には、窒化シリコン膜と同じく含窒素化合物であるTiN膜がオーバーエッチングされてき、膜が露出するのを防ぐことができる。で、第1層配線69の最上層を11N膜に代て「他の窒化金属膜(例えばWN膜)で構成した場合でも、同様の効果(AI膜の腐蝕防止)を得ることができる。

【り081】次に、図36に示すように、スルーホール 74、75の内部にプラグテらを形成し、続いて層間絶 緑膜の上部に第3層配線でデーテ8、79を形成する プラグア6は、層間絶縁膜の上部にスパッタリング法で エエN膜を堆積し、さらにその上部にCVD法でW膜を 堆積した接。これらの膜をエッチバックしてスルーホールで4、75の内部に残すことにより形成する。第3層 配線ファーアのは、層間絶縁膜の上部にスパックリング 法でTiN膜、AI膜、TiN膜を堆積した後、フォト レジスト膜をマスクにしたドライエッチングでこれらの 膜をパターニングして形成する

【0082】その後、第3層配線77~79の上部に酸化シリコン膜と窒化シリコン膜とで構成されたパッシベーション膜を堆積するが、その図示は省略する。以上の工程により、本実施の形態のDRAMが略完成する。

【0083】以上 本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。

【中084】前記実施の形態では、DF、AMの製造プロセスに適用した場合について説明したか、本発明は、メモリLSIやロジックLSIを問わす、一般に敵刑な間隔で形成された電極配線のスペースにSOG膜を埋め込むプロセスを有する高集積LSIに広く適用することができる。

[0085]

【発明の効果】本願において開示される発明のうち、代 表的なものによって得られる効果を簡単に説明すれば以 下のとおりである

【0086】木発明によれば、窒化シリコン膜をエッチングストッパに用いたSAC(セルフアラインコンタクト)技術を利用し電極配線のスペースに埋め込んだSOG膜にコンタクトホールを形成する際に、コンタクトホールの非開孔を生じることなく、SOG膜、窒化シリコン膜の選択比を向上することができる

【0087】本発明によれば、少なくともその上部に登 化金属膜が積層されたA1系の導電膜からなる配線の上 部にS0G膜を含んだ層間絶縁膜を形成し、この層間絶 縁膜をドライエッチングしてこの配線の上部に接続孔を 形成する際に、窒化金属膜がオーバーエッチングされて A1系の導電膜が接続孔の底部に露出するのを防くこと かできるので、配線腐蝕を防止することができる。

【図面の簡単な説明】

【図1】ホリシラザン系の無機S()いわ分子構造を示す 模式図である。

【図2】酸化反応促進剤の添加量を変えた原料ボリマーをシリコン基板上にスピン室布してパーク処理した結果 得られた無機SOG膜のFT・1Rスペクトル強度比 (Si-N・Sェー〇)を示すグラフである。

【図3】 (a) (b) は、無機SOG膜の対p TE OS膜エッチング速度比を調べるために行ったかストカ 法を示す半導体基板の要部断面図でもる

【図4】フォトレジスト膜の孔径とエッチング深さとの 関係を、無機SOG膜を使用した場合とp TEOS膜 を使用した場合とでそれぞれ制定した結果を示すグラフ てある 【図5】無機SOG膜の対p・TEOS膜エッチンク速度比を調べるために行ったテスト結果を示すグラフである。

【図6】本発明の一実施の形態であるDEAMの回路図である。

【図7】本発明の一実施の形態であるDRAMの製造方法を示す半導体基板の要部断面図である。

【「AIS】本発明の一実施の形態であるDRAMの製造方法を示す半導体基板の要部断面図である。

【図り】本発明の一実施の形態であるDRAMの製造方法を示す半導体基板の要部断面図である。

【図10】本発明の一実施の形態であるDR AMの製造 方法を示す半導体基板の製部断面図である。

【図11】本発明さ、実施の所渡てきるDF AMの製造 方法を示す半導体基板の要部断面IMである。

【図12】本発明の一実施の形態であるDRAMの製造 方法を示す半導体基板の要部断面図である。

【図13】本発明の一実施の形態であるDE AMの製造 方法を示す半導体基板の要部断面図である。

【図1-4】本発明の一実施の形態であるD R A M や製造 方法を示す半導体基板の要部断面図である。

【図15】本発明の一度施の形態であるDRAMの製造 方法を示す半導体基板の要部断面図である。

【『引16】本発明の一実施の形態であるDRAMの製造 方法を示す半導体基板の要部断面『引てある

【「引17】本発明の一実施の形態であるDRAMの製造 方法を示す牛導体基板の要部断面同である

【図18】本発明の一実施の形態であるDRAMの製造 方法を示す半導体基板の要部断面図である

【【図19】本発明の「実施の形態であるDRAMの製造 方法を示す半導体基板の要部断面図である。

【図20】本発明の一実施の形態であるDRAMの製造 方法を示す半導体基板の要部断面図である。

【図21】本発明の一実施の形態であるDRAMの製造 方法を示す半導体基板の要部断面図である。

【【図22】 4発明の一実施の形態であるDRAMの製造 方法を示す半導体基板の要部断面図である。

【図13】本発明の一実施の形態であるDRAMの製造 方法を示す半導体基板の要部版配図である。

【図24】本発明の一実施の形態であるDRAMの製造 方法を示す主導体基例の要部断面図である。

【図25】本発明の一実施の所能であるDRAMの製造 方法を示す半導体基板の要部断面図である。

【図26】 本発明の一実施の形態であるDRAMの製造 方法を示す 上導体基拠の要部断面図である

【図コ7】本発明の一実施の肝態であるDRAMの製造 方法を示す半導体基板の要部断面図である

【【図28】 4発明の一実施の所態であるDEAMの製造 方法を示す半導体基内の要部断面付である

【図29】本発明の一実施の肝態であるDRAMの製造

方法を示立半導体基板の要部断面図である。

【図30】本発明の一実施の形態であるDRAMの製造 方法を示す半導体基板の要部断面図である。

【図31】本発明の一実施の形態であるDRAMの製造 方法を示す半導体基板の要部断面図である

【図32】本発明の一実施の形態であるDRAMの製造 方法を示す半導体基板の要部断面図である

【民ミ3】本発明の一実施の形態であるDRAMの製造 方法を示す半導体基板の要部断面図である

【図34】本発明の一実施の形態であるDRAMの製造 方法を示す半導体基板の要部断面図である

【ピュラ】本発明の一実施の形態であるDRAMの製造 方法を示す半導体基板の要部断面図である

【区さら】本発明の一実施の形態であるDRAMの製造 方法を示す半導体基板の要部断面図である

【符号ご説明】

- 1 半導体基板
- 1A 半導体チェブ
- 2 SOG膜
- 3 酸化シリコン膜
- 4 フォトレジスト膜
- 5 素子分離溝
- 6 酸化シリコン (p TEOS)膜
- 7 酸化シリコン膜
- 10 市型半導体領域
- 11 p型ウエル
- 12 n型ウエル
- 13 ゲート酸化膜
- 1.4.4~1.4℃ ゲート電極
- 1.5 窒化シリコン膜
- 16 フェトレジスト膜
- 17 p 型半導体領域
- 1.8 n 型半導体領域
- 1.9 n型半導体領域
- 20 窒化シリコン膜
- 2018 サイドウォールスペーサ
- 22 p:型半導体領域
- 23 n 型半導体領域
- 24 8005 (スピンオングラス) 膜
- 25 酸化シリコン膜
- ごら 酸化シリコン膜
- コテーフォトレジスト膜
- 38 コンタクトホール (接続孔)
- 20 コンタクトホール (接続孔)
- 30 フラグ


- 31 酸化レリコン膜
- 32 フォトレジスト膜
 - うう フォトレジスト膜
- う4、37 コンタクトホール
- う8、うり 第1層配線
- 40 窒化シリコン膜
- 4.1 フォトレジスト膜
- 12 TiSi 層
- 43 サイドウォールスペーサ
- 4.4 Sいら膜
- 4.5 酸化シリコン膜
- 45 酸化レリコン膜
- 47 フェトレジスト膜
- 18 34-#-4
- 11 757
- 5.1 窒化シリコン膜
- 52 フォトレジスト膜
- うう 酸化シリコン膜
- 54 フェーレジスト膜
- 5.5 (溝
- 55a 溝
- うら 多結晶シリコン膜57 SOG膜
- う8 フォトレシスト膜
- 60 下部電極
- 61 Ta; O; (酸化タンタル) 膜
- 62 TiN膜(上部電優)
- 63 フォトレシスト膜
- 6.4 酸化シリコン膜
- 6ラーフォーレジスト膜
- 67 792
- 68、69 第2層配線
- 72 SOG膜
- 73 酸化シリコン膜
- 74、75 スルーホール (接続孔)
- 76 プラグ
- ファーテロ 第3層配線
- BL ヒット線
- C 情報蓄積用容量素子
- MARY 《モリアレイ
- Qii aチャネル型MISFET
- QF Pチャネル型MISFET
- Qs メモリセル選択用MISFET
- SA センスアンフ
- **い**レーワートドライバ


【図1】

⊠ 1

【図3】


3






【図2】


図 2






【図4】


2 4



[図5]




【図6】




【图7】

図 7




【図8】

121 8




【図9】

Ø 9




【図10】




【図11】

図 11




【図12】




[313]

図 13




【図14】



【図15】


図 15



【図16】


図 16

24:SOG膜




[図17]

図 17




【図18】

図 18




【図19】

図 19




【図20】

12 20




【図21】

図 21




【図22】

22




【図23】

23




【図24】

24




【図25】


図 25




【図26】



【図27】




【図28】




【図29】


図 29




【図30】




【図31】




【図32】




【図33】




【図34】



【図35】



【図36】



フロントページ(7)続き

(51)Int.(1.5 H O 1 I 21 8242

識別記号

FI HO 1 L. 27/10 681 F